Émetteur-récepteur optique SFP-DD 100G FR1 2 km

Émetteur-récepteur optique SFP-DD 100G FR1 2 km RSD-100G-FR1

Caractéristiques

• Conforme aux normes Lambda MSA 100G et FR1.
• Module émetteur-récepteur duplex intégral
• Interface optique 1x106,25 Gb/s (PAM4)
• Interface électrique 2 x 53,125 Gb/s (PAM4)
• Transmission PAM4 à 106,25 Gbit/s basée sur un émetteur EML TOSA refroidi
• Récepteur PIN PAM4 106,25 Gbit/s
• Dissipation de puissance maximale de 3,5 W
• Format SFP56-DD enfichable à chaud
• Longueur de liaison maximale de 2 km sur fibre monomode G.652 avec KP-FEC
• Prises LC duplex
• Fonctions de diagnostic numérique intégrées
• Plage de température de fonctionnement du boîtier : 0 à 70 °C
• Alimentation unique de 3,3 V
• Conforme à la directive RoHS (sans plomb)

Applications

• 100G Lambda 100G FR1
• IEEE802.3CU

Note:

1. Le KR-FEC est optionnel, veuillez nous contacter si nécessaire.

Figure 1. Schéma fonctionnel du module

Valeurs maximales absolues

Conditions de fonctionnement recommandées

Spécifications électriques

Note:

1. L'amplitude de la tension d'entrée différentielle est mesurée entre TxnP et TxnN.

2. L'amplitude de la tension de sortie différentielle est mesurée entre RxnP et RxnN.

Caractéristiques optiques

Note:

1. Mesuré avec un signal de test de conformité au point de test 3 pour un taux d'erreur binaire (BER) de 2,4E-4 pré-FEC

Description de l'épingle

Note:

1. Le module SFP-DD utilise une masse commune (GND) pour tous les signaux et l'alimentation. Tous les composants sont communs au sein du module SFP-DD et toutes les tensions du module sont référencées à ce potentiel, sauf indication contraire. Connectez-les directement au plan de masse commun de la carte hôte.

2. Les tensions VccR et VccT doivent être appliquées simultanément, de même que les tensions VccR1 et VccT1. Ces exigences concernent le côté hôte. Les broches Vcc du connecteur sont chacune conçues pour un courant maximal de 1 000 mA.

3. Les broches ePPS (si elles ne sont pas utilisées) peuvent être terminées avec 50 à la masse sur l'hôte.

Figure 2. Détails du brochage électrique

Vitesse 1, Vitesse 2, Vitesse 1DD, Vitesse 2DD

Les entrées Speed1, Speed2, Speed1DD et Speed2DD du module sont reliées à la masse (GND) par des résistances de plus de 30 kΩ. Speed1 permet de sélectionner le débit de réception optique du canal 1. Speed1DD permet de sélectionner le débit de réception optique du canal 2. Speed2 permet de sélectionner le débit d'émission optique du canal 1. Speed2DD permet de sélectionner le débit d'émission optique du canal 2.

Remarque : À 128 GHz, le LSN du contrôleur de vol n’a plus besoin d’utiliser les signaux Speed1, Speed2, Speed1DD et Speed2DD. La récupération de ces signaux pour des fonctions programmables ou autres est à l’étude. Broche ResetL

Réinitialisation. Le mode LP_Reset possède une résistance de rappel interne. Un niveau bas sur la broche ResetL pendant une durée supérieure à la durée d'impulsion minimale (t_Reset_init) déclenche une réinitialisation complète du module, rétablissant ses paramètres par défaut. Le délai d'exécution de l'interruption de réinitialisation (t_init) commence au front montant suivant la levée du niveau bas sur la broche ResetL. Pendant l'exécution d'une réinitialisation (t_init), l'hôte ignore tous les bits d'état jusqu'à ce que le module signale la fin de l'interruption de réinitialisation. Le module signale cela en émettant un signal IntL avec le bit Data_Not_Ready à zéro. Notez qu'à la mise sous tension (y compris après insertion à chaud), le module émettra ce signal de fin d'interruption de réinitialisation sans nécessiter de réinitialisation.

Mod_ABS

Le signal Mod_ABS doit être relié à l'alimentation Vcc Host de la carte hôte et maintenu à l'état bas dans le module. Mod_ABS est à l'état bas (« Low ») lorsque le module est inséré. Mod_ABS est à l'état haut (« High ») lorsque le module est retiré du connecteur hôte, grâce à la résistance de rappel présente sur la carte hôte.

Mode LP

Le signal LPMode est un signal d'entrée provenant de l'hôte et fonctionnant à l'état haut. Ce signal doit être tiré à la tension d'alimentation (Vcc) du module SFP-DD/SFP-DD112. Il permet à l'hôte de déterminer si le module SFP-DD/SFP-DD112 restera en mode basse consommation jusqu'à ce que le logiciel autorise la transition vers le mode haute consommation, conformément à la spécification de gestion SFP-DD. En mode basse consommation (LPMode désactivé à l'état bas), le module peut basculer immédiatement en mode haute consommation après l'initialisation de l'interface de gestion.

RéinitialiserL

Le signal ResetL doit être mis à la tension Vcc dans le module. Un niveau bas sur le signal ResetL pendant une durée supérieure à la durée d'impulsion minimale (t_Reset_init) déclenche une réinitialisation complète du module, rétablissant tous les paramètres utilisateur à leur état par défaut.

Filtrage de l'alimentation électrique

La carte hôte doit utiliser le filtrage de l'alimentation électrique illustré à la figure 3.

Figure 3. Filtrage de l'alimentation de la carte hôte

INTERFACE DE SURVEILLANCE DIAGNOSTIQUE (OPTIONNELLE)

Les caractéristiques de diagnostic numérique suivantes sont définies dans les conditions normales de fonctionnement, sauf indication contraire.

Remarques :

1. En raison de la précision de mesure des différentes fibres monomodes, il pourrait y avoir une fluctuation supplémentaire de +/-1 dB, ou une précision totale de +/- 3 dB.

Les fonctions de diagnostic numérique sont accessibles via l'interface I2C, conformément aux spécifications du SFP-DD MIS. La mémoire de gestion du SFP-DD MIS est illustrée à la figure 4.

En raison des adresses de huit bits, cela limite la mémoire de gestion directement accessible par l'hôte à 256 octets, qui est divisée en mémoire inférieure (adresses 00h à 7Fh) et mémoire supérieure (adresses 80h à FFh).

La structure d'adressage de la mémoire de gestion interne supplémentaire¹ est illustrée à la figure 5.

La mémoire de gestion du module est organisée en un espace d'adressage unique et toujours accessible par l'hôte de 128 octets (mémoire inférieure) et en plusieurs sous-espaces d'adressage supérieurs de 128 octets chacun (pages), dont un seul est sélectionné comme visible par l'hôte dans la mémoire supérieure. Une seconde sélection de page est possible pour les pages dont plusieurs instances existent (par exemple, lorsqu'un groupe de pages porte le même numéro).

Cette structure prend en charge une mémoire plate de 256 octets pour les modules cuivre passifs et permet un accès rapide aux adresses de la mémoire inférieure, notamment aux indicateurs et aux moniteurs. Les entrées moins critiques en termes de temps, telles que les informations d'identification série et les paramètres de seuil, sont accessibles via la fonction de sélection de page de la page inférieure. Pour les modules plus complexes nécessitant une plus grande quantité de mémoire de gestion, l'hôte doit recourir à un mappage dynamique des différentes pages dans l'espace d'adressage de la mémoire supérieure, lorsque cela s'avère nécessaire.

Remarque : La carte mémoire de gestion s’inspire largement de la carte mémoire CMIS, qui utilise des pages et des banques pour permettre des interactions critiques en temps réel entre l’hôte et le module, tout en augmentant la capacité mémoire. Cette carte mémoire a été modifiée pour ne prendre en charge que deux voies électriques et limiter la mémoire requise. L’approche à adresse unique est utilisée, comme pour les modules QSFP.

Figure 4. Schéma mémoire QSFP28

Figure 5. Plan de la mémoire des pages de la banque MIS SFP-DD

Figure 6. Vue d'ensemble de la mémoire inférieure

Figure 7. Page 00h Vue d'ensemble de la mémoire

Figure 8. Page 01h Vue d'ensemble de la mémoire

Figure 9. Page 13h Vue d'ensemble de la mémoire

Figure 10. Page 14h Vue d'ensemble de la mémoire

Dimensions mécaniques

Figure 8. Spécifications mécaniques

Informations de commande